(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開平4-257024

(43)公開日 平成4年(1992)9月11日

(51) Int.Cl.*

識別記号 庁内整理番号

FI

技術表示箇所

G06F 7/00

7/552

B 2116-5B

8323 - 5 B

G06F 7/00

・審査請求 未請求 講求項の数1(全 10 頁)

(21)出藏番号

特顯平3-18727

(71)出顧人 000006747

株式会社リコー

(22)出類日

平成3年(1991)2月12日

東京都大田区中馬込1丁目3番6号

(72)発明者 木虎 義詞

東京都大田区中馬込1丁目3番6号 株式

会社リコー内


(74)代理人 弁理士 青山 茂 (外1名)

(54)【発明の名称】 開平器

(57)【要約】

【目的】 計算時間が短く、回路構成が複雑とならない 関平器を提供する。

【構成】 加算器55、マルチプレクサ56等から構成される第1の演算業子1.2.5等と、インクリメンタ50、加算器52等から構成される第2の演算業子3.4.6等と、を設開平数のピット長及び開平数のピット長に応じて直列及び複数段に接続したことを特徴とする。



【特許請求の範囲】

【請求項1】 被隣平数を構成するピットデータあるい は0のデータ並びに反転入力データ及びキャリデータに 基づいて加算演算を行い加算結果データ及びキャリデー タを送出する加算器と、選択データに基づき上記加算結 果データスは上記波開平数を構成するピットデータある いは0のデータのどちらかを第1の出力データとして送 出する第1の選択回路と、上記選択データに基づき1あ るいは0のデータのどちらかを選択し第2の出力データ として送出する第2の選択回路と、を備えた第1の演算 10 **幕子と、インクリメンタ出力データにインクリメンタキ** ャリデータをインクリメントし上記インクリメンタ出力 データ及び上記インクリメンタキャリデータを送出する インクリメンタと、該インクリメンタの反転出力データ と被開平数を構成するピットデータあるいは0のデータ あるいは出力データ並びにキャリデータに基づいて加算 **済算を行い加算結果データ及びキャリデータを送出する 加算器と、選択データに基づき上記加算結果データ又は** 波開平数を構成するピットデータあるいは0のデータあ るいは出力データのどちらかを選択し上記出力データと して送出する選択回路と、を備えた第2の演算素子と、 を被開平数のピット長及び開平数のピット長に応じて直 列及び複数段に接続したことを特徴とする開平器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、関平器に関する。 [0002]

【従来の技術とその課題】 2 進数の関平演算方式とし て、例えば特公昭59-2055号公報に開示された技 術がある。即ち、波隅平数の最上位ピットより下位ピッ ト方向へ各ピット毎に演算を繰り返すことで、開平値の 各ピット年の値を求め被請平数の最下位ピットの演算が ... 共了した特点で最終的に開平数量が求まる。 したがっ て、波開平数が例えば8ピットから構成されていれば、 開平过を求めるためには同様の計算を8回繰り返す必要 があり、計算時間が大きくなるという問題点がある。 ス、上記公領に開示される開平器は、開平器の構成部分 としてシフトレジスタ等を含んでいることより、それら の動作を制御するための制御回路が必要であり回路構成 が複雑になるという問題点もある。本発明はこのような 40 問題点を解決するためになされたもので、計算時間が短 く、回路構成が複雑とならない関平器を提供することを 目的とする。

[0003]

【課題を解決するための手段】本発明は、披開平数を構 成するピットデータあるいは0のデータ並びに反転入力 データ及び主セリデータに基づいて加算演算を行り加算 結果データ及びキャリデータを送出する加算器と、選択 データに基づき上記加算結果データ又は上記波開平数を 構成するピットデータあるいは0のデータのどちらかを 50

第1の出力データとして送出する第1の選択回路と、上 記選択データに基づき1あるいは0のデータのどちらか を選択し第2の出力データとして送出する第2の選択回 、路と、を備えた第1の演算素子と、インクリメンタ出力 データにインクリメンタキャリデータをインクリメント し上記インクリメンタ出力データ及び上記インクリメン タキャリデータを送出するインクリメンタと、歳インク リメンタの反転出力データと被開平数を構成するピット データあるいは0のデータあるいは出力データ並びにキ ャリデータに基づいて加算演算を行い加算結果データ及 びキャリデータを送出する加算器と、選択データに基づ き上記加算結果データ又は設開平数を構成するピットデ ータあるいは0のデータあるいは出力データのどちらか」 を選択し上記出力データとして送出する選択回路と、を 備えた第2の演算祭子と、を被開平数のピット長及び開 平数のピット長に応じて一あるいは複数個直列に接続し てなる段を複数段に接続したことを特徴とする。

[0004]

【作用】このように構成することで、第1の演算素子及 び第2の演算素子にて構成される各段から開平数を構成 する各ピットデータが送出され、各ピットデータの算出。 演算毎にそれぞれ独自の演算時間を育する。又、第1及 び第2の演算素子にはレジズタ、シフタ等の動作制御を 必要とする素子を含んでいないので、上記演算素子は開 平器の回路構成が複雑化しないように作用している。

[0005]

【実施例】本発明の開平器の一実施例における構成を被 開平数のピット数がA0ないしA7より構成される8ビ ットである場合を例に図1に示す。尚、図1には本実施 例の開平器全体の構成を示し、枠アにて囲まれる演算系 子1ないし13について部分拡大したものを図2に示 し、枠イにて囲まれる演算素子15ないし19、23な いし26、32ないし34、42及び43について部分 拡大したものを図3に示し、枠ウにて囲まれる演算素子 14, 20ないし22, 27ないし31, 35ないし4 1について部分拡大したものを図4に示す。尚、図2な いし図3において、各演算素子間の接続の対応関係を "あ"ないし"ね"にて示している。

【0006】演算素子3、4、6ないし8、10ないし 13、15ないし19、21ないし26、28ないし3 4、36ないし43のそれぞれは、図5に示すように [CI増子にインクリメントキャリー入力データICI、 DCI増子にデータキャリー入力データDCI、DI増 子には被開平数のピットデータに相当する入力データD I、II 増子にインクリメント入力データII、SI増 子に出力データ選択データSIのそれぞれが入力され、 これらの入力データに基づき開平演算を行い、ICO湾 子よりインクリメントキャリー出力データICO、DC 〇端子よりデータキャリー出力データDCO、IO端子

よりインクリメント出力データIO、DO端子より出力。

3

データDOをそれぞれ出力する。尚、演算素子によってはインクリメントキャリー出力データICO及び出力データDOを外部へ出力しないものもある。

【0007】上述した演算素子3等の具体的な構成は、 図 6 に示すようにインクリメン タ5 0、インパータ 5 1、フルアダー52、マルチプレクサ53から構成され る。インクリメンタ50は、インクリメント入力データ II及びインクリメントキャリー入力データICIが供 給され、インクリメント入力データ【【のインクリメン トを行ない、その結果におけるキャリーデータであるイ ンクリメントキャリー出力データICOと結果データで あるインクリメント出力データIOとを送出する。 フル アダー52は、インバータ51を介することで反転した インクリメント出力データIOが供給され、入力データ DI及びデータキャリー入力データDCIが供給され、 これら供給データの加算を行いデータキャリー出力デー タDCOと加算結果(いわゆるサム)を送出する。 マル チプレクサ53は、上記加算結果と上記入力データDI とが供給され、これらのどちらかを供給される出力デー 夕選択データSIにて選択し送出する回路であり、供給 20 される出力データ選択データSIが0であれば入力デー **タDIを出力し、出力データ選択データSIが1であれ** ば上記加算結果を出力する。

【0008】演算業子1、2、5、9、14、20、27、35のそれぞれは、図7に示すようにDCI 選子にデータキャリー入力データDCI、DI 選子には被関平数に相当する入力データDI、DI 選子に入力データDI、SI 選子及びSI 選子に出力データ選択データSI及びSI のそれぞれが入力され、これらの入力データに基づき開平演算を行い、DCO選子よりデータ 30キャリー出力データDCO、IO選子よりインクリメント出力データIO、DO選子より出力データDOをそれぞれ出力する。

【0009】上述した演算素子1等の具体的な構成は、 図8に示すように、インパータ54、フルアダー55、 マルチプレクサ56及びマルチプレクサ57から構成さ れる。 フルアダー 5 5 は、インバータ 5 4 を介すること で反転した入力データDI゜、入力データDI及びデー タキャリー入力データDCIが供給され、これら供給デ ータの加算を行いデータキャリー出力データDCOと加 **算結果とを送出する。マルチプレクサ56は、上記加算** 結果と上記入力データDIとが供給され、これらのどち らかを供給される出力データ選択入力データSIにて選 択し出力データDOとして送出する回路であり、供給さ れる出力データ選択データSIがOであれば入力データ D I を出力し、出力データ選択データS I が 1 であれば 上記加算結果を出力す。マルチプレクサ57は、供給さ れる"1"及び"0"のデータのいづれかを上紀出力デ ータ選択データSIと同 ーデータである選択データS 1 にて選択しインクリメント出力データ 10として送 50

出する回路であり、選択データSI、が0であればインクリメント出力データとして0を送出し、選択データSI、が1であればインクリメント出力データとして1を送出する。尚、演算素子1等において、入力データDI、は1に固定され、データキャリー入力データDCIも1に固定されている。

【0010】図1ないし図4を分照し本実施例の構成を説明する。被開平数が8ピットであり開平数も8ピットにて出力する場合、開平数のピットデータであるQ0ないしQ7は、ピットデータQ0が演算素子1より送出され、ピットデータQ1ないしQ7が演算素子1よりピットデータQ0が送出され、2段目に配列される。即ち、図1に示すように、1段目に配列される演算素子1よりピットデータQ0が送出され、2段目に配列される演算素子2ないし4にてピットデータQ1が送出され、3段目に配列される演算素子5ないし8にでピットデータQ2が送出され、以下で図示の如く各段にでピットデータQ3ないしQ7を送出する。このように複数段に対するを配列し本の構成を以下に説明する。

【0011】図2に示すように、1段目に配置される演 算素子1のDCI選子1aには上記データキャリー入力 データDCIとして1が供給され、DI選子1dには上 記入力データDIとして設開平数Aの最下位ビットデー タA0が供給され、D.I. 端子1cには上記入力データ DI゜として1が供給される。上記データキャリー出力 データDCOが送出されるDCO端子 l bは、開平数の 最下位ピットデータQ0の出力端子に接続されるととも に、SI端子1g及びSI 端子1hに接続され、デー タキャリー出力データDCOは出力データ選択データS I. S I として演算素子1に供給されことになる。 又、上記出力データDOを送出するDO端子leは、開 平値のピットデータQ1を送出する2段目に配列される。 演算素子4のD1端子4dに接続され、上記インクリメ ント出力データ IOを送出するIO端子1 [は、上記2 段目に配列される演算素子3のII端子3c尺ぴICI 増子3 1 に接続される。

【0012】2段目について、演算案子2には上述した 演算素子1と同様に、DCI選子2aには1が供給され、DI選子2位には被開平数AのピットデータA2が 供給され、DI 選子2cには1が供給される。DCO 選子2bは、演算素子3のDCI選子3aに接続され、 DO選子2eは、開平値のピットデータQ2を送出する 3段目に配列される演算案子7のDI選子7位に接続され、IO選子2fは、上記3段目に配列される演算素子 6のII選子6c及びICI選子61に接続される。

【0013】演算素子3において、DI増子3dには改開平文AのピットデータAIが供給され、ICO増子3hは演算素子4のICI増子4iに接続され、DCO増子3bは演算素子4のDCI増子4aに接続され、DO

5

湖子3 e は3段目に配列される演算業子8のD [端子8 d に接続され、「O 端子3 f は演算業子7の I [端子7 c に接続される。

【0014】演算業子4において、II増子4cには0が供給され、DCO増子4bは開平数のピットデータQ1の出力増子に接続されるとともに、2段目に配列される各演算素子2。3、4のSI増子2g、3g、4g及び演算素子2のSI、増子2hに接続され、演算素子4より送出されるデータキャリー出力データDCOは出力データ選択データSI、SI、として演算素子2、3、4に供給されことになる。IO増子4fは演算素子8のII増宁8cに接続される。尚、演算素子4ではICO増子及びDO増子はいずれにも接続されない。

【0015】3段目について、演算素子5には上述した 演算素子1.2と同様に、DCI増子5 aには1が供給 され、DI増子5 dには被開平数AのビットデータA4 が供給され、DI増子5 cには1が供給される。DC の増子5 bは、演算素子6のDCI増子6 aに接続され、DO増子5 eは、開平値のビットデータQ3を送出 する4段目に配列される演算素子11のDI増子11d に接続され、IO増子5 fは、上記4段目に配列される 演算素子10のII増子10c及びICI増子101に 接続される。

【0016】演算素子6において、DI端子6 dには被開平数AのピットデータA3が供給され、ICO端子6hは演算素子7のICI端子7.Iに接続され、DCO端子6bは演算素子7のDCI端子7aに接続され、DO端子6eは4段目に配列される演算素子12のDI端子12dに接続され、IO端子6fは演算素子11のII端子11cに接続される。

【0017】演算素子7において、ICO端子7hは演 算素子8のICI端子8Iに接続され、DCO端子7b は演算素子8のDCI端子8aに接続され、DO端子7eは4段目に配列される演算素子13のDI端子13dに接続され、IO端子7fは演算素子12のII端子12cに接続される。

【0018】演算素子8において、DCO 端子8 b は開平数のビットデータQ2の出力端子に接続されるとともに、3段目に配列される各演算素子5 ないし8のS I 端子5 g ないし8 g 及び演算素子5 のS I 端子5 h に接続され、演算素子8より送出されるデータキャリー出力データDCOは出力データ選択データS I、S I として演算素子5 ないし8 に供給されことになる。I O 端子8 f は演算素子13のI I 端子13 c に接続される。尚、演算素子8 ではI C O 端子及びD O 端子はいずれにも接続されない。

【0019】以下同様にして4段目から8段目を構成する各演算素子が接続される。尚、5段目から8段目までにおいて、5段目に配列される演算素子15のDI端子にはピットデータA7が供給されるがそれ以外の演算素子14、20、21、27、28、35、36のDI端20子には、0が供給される。

【0020】以上にて本閉平器が構成される。このように構成される開平器の動作を以下に説明する。尚、本実施例の開平器の開平動作は減算シフト法の一種であり、被閉平数の平方根値を上位桁より類に求めて行くものである。例えば被関平数Aが(A0.A1.A2.A3.A4.A5.A6.A7)の8ビットからなる1.1010101である場合を例に、図1ないし図8及び図9ないし図29を参照し「表1」に従い説明する。尚、各図において同じ符号、記号については同じものを用いている。

30 【0021】 【表1】

. B. 20 フルアダー 平方包 W.C. b 3 1-40 283 0 i 0-42 5 5 10 ナプレクサ <u> 37</u> マルナプレクナ X0-1 3.28 130 1010-M 001 マルチブレクナ 0001 ろて マルナブンクサ - 13 Y3-4 483 1001 00110-1 0110 チブレクフ XX0-4 5萬日 10100 011010 :1010 ろら マルナブンクサ 10130 ラフ マルナプレクラ 5 9 F 101000 1101000 012111 うち マルナブレクサ 101000 マルナブレクァ 728 1910001 011100 1011100 ルチブレクテ 821 10100100 01110000

【0022】1段目の演算素子1において、図9に示す ようにフルアダー55にはDI増子ldを介して被関平 数の最上位ピットのデータA0である1が供給され、一 方、DCI端子laにはlのデータが供給されDI 満 予1 c に供給される1のデータがインパータ54を介し て供給されることより、フルアダー55は結果的に図1 0 に示すように1 ビット減算器として動作しD 1 選子入 カデータからDI・潟子入力データの減算演算を行う。 この減算結果であるsum(1)の値は、表 1 内の初段に示す ように0 (2進数である。以下特記しない限り2進数を 10示す。) となり、sum(1)のデータは図8及び図11に示 すようにマルチプレクサ56へ送出する。

【0023】尚、フルアダー55は、入力データについ て減算演算が実行できた場合には1のデータを、実行不 可の場合には0のデータをDCO選子1ちから送出し、 今、DCO端子1bからはデータキャリー出力データと して1のデータが送出される。又、上紀データキャリー 出力データDCOは開平数の最上位ピットデータQ0と なり、表 1 に示す"平方根"の欄の初段に示すようにそ の値は1となる。さらに、データキャリー出力データD COは、出力データ選択データSI及びSI°となり、 マルチプレクサ56及びマルチプレクサ57にそれぞれ 供給される。尚、初段には演算素子1のみが配列されて いるのでDCO境子より送出される減算演算の可否を示 すデータは演算素子1より送出されたが、2段目以降で は同一段に複数の演算素子が配列されるので、上記演算 演算可否を示すデータは開平数のピットデータを送出す る、各段の最尾の演算素子より送出されたデータにて減 算演算可否を判断する。又、表1の各段のフルアダの機 において、点袋で囲んだデータが上記減算演算可否を示 すデータを示している。

【0024】マルテプレクサ56には、図11に示すよ うにフルアダー 5 5 が送出する sum(1) のデータである 0 のデータとDI填子ldへの供給データであるlのデー タとが供給され、図12に示すように1ビットマルチブ レクサとして動作し、マルチプレクサ56は選択データ SIが1であるから上記減算結果である0のデータをD O端子1eを介して2段目に配列される演算素子4のD 1 選子4 dに送出する。

【0025】一方マルチプレクサ57は、図13に示す ようにSI゜入力端子1hに入力される選択データS I が1であることより供給データの内、1のデータを 選択しこれを【〇端子】 【を介して2段目に配列される 演算素子3の11端子3cと1C1端子3iに送出す

【0026】2段目には、演算素子2ないし4が配列さ れるが最初に演算素子3及び4に設けられるインクリメ ンタ50の動作について説明する。図14に示すように 演算素子3のインクリメンタ50-3にはII 漢子3c を介して演算素子 1 の 1 〇湖子 1 1 1 のデータが供 50 トデータ 3 1 とが供給され、演算素子 4 に扱けられたマ

給され、演算素子4のインクリメンタ50-4には【【 端子3cを介して0のデータが供給される。又、演算業 子3の1C1端子3iを介して演算素子1の10増子1 {より1のデータが供給される。よってインクリメンタ 50-3及び50-4は、閏15に示すように2ピット のデータを処理するインクリメンタとなり、端子符号に て説明すると(4c.3c):3lの演算、データで説 明すると表1の2段目のインクリメンタの欄に示すよう に(0 1) + 1 の演算を行う。これらのインクリメンタ 50−3及び50−4から送出されるデータは後述する フルアダ52へ供給される。

【0027】演算素子2ないしょに設けられるフルアダ において、図16に示すように演算素子2のフルアダ5 5-2には、DI 選子2c及びインバータ54-2を 介して1のデータが、DI簿子2dを介して設開平数の ピットデータであるA2が、DCI端子2aを介して1 のデータがそれぞれ供給され、演算素子3及び4のフル アダ52-3及び52-4には、DI増子3dを介して 被関平数のピットデータであるA1が供給され、上述し 20 たインクリメンタ50-3及び50-4の出力データで ある1及び0のデータがそれぞれインバータ51-3. 51-4を介して供給され、演算素子1のDO端子1c から送出された0のデータが増子40を介してそれぞれ **姝給される。又、各フルアダ55-2、52-3、52** - 4の間ではキャリデータの入出が行われる。よって、 フルアダ55-2、52-3、52-4は、図17に示 すように3ピットデータを処理する加算器と考えられ、 さらにインバータ31-3、51-4、54-2を省く と図18に示すように3ビットデータを処理する減算器 と考えることができ、フルアダミュー2、52-3、5 2-4は、上述の増子符号で説明すると(4 d. 3 d. 2 d) - (4 f、3 f, 2 c) の演算、データにて説明 すると表1の2段目のフルアダの欄に示すように(01 0) - (101) の演算を実行する。

【0028】該演算の場合、減算が行えないことより、 フルアダ52-4が設けられる演算業子4のDCO端子 4bからは0のデータが送出され、この0のデータは開 平数のピットデータQ1となり、表1に示す"平方根" の欄の2段目に示すようにその値は0となる。さらに、 データキャリー出力データDCOは、出力データ選択デ ータSI及びSI となり、演算素子2ないし4のマル チプレクサ53、56あるいはマルチプレクサ57にそ れぞれ供給される。

【0029】図19に示すように演算素子2に設けられ たマルチプレクサ56-2には、フルアダ55-2の出 カデータであるsum(2)とDI端子2dより被関平数のビ ットデータA2とが供給され、演算素子3に投けられた マルチプレクサ53-3には、フルアダ52-3の出カ データであるsu≘(3) とDⅠ 端子3dより被開平数のビッ 9

ルチプレクサ53-4には、フルアダ52-4の出力データであるsum(4) と演算素子1のDO端子1eよりデータsum(1)とがそれぞれ供給される。

【0030】これらのマルチプレクサ56-2、53-3及び53-4のS[嫡子2g, 3g, 4gにはともに 0 のデータが供給される。よって、マルチプレクサ56 - 2、 53 - 3及び53 - 4は、図20に示すように3 ピットのデータを処理するマルチプレクサと考えられ、 **数マルチプレクサは (sum(2)ないしsum(4)) のデータ** と、選子4d、3d、2dに供給される (sum(1). 1. 0) のデータとのいずれかを出力データ選択データによ り選択する。上述したように出力データ選択データは0 であることより茲マルチプレクサは (sum(1)、1. 0) のデータを選択する。尚、演算素子4のD〇端子は設け られていないので弦楽子に送出されるsum(1)のデータは 出力されず、該マルチプレクサより送出されるデータは 表1の2段目のマルチプレクサの欄に示すように1及び 0のデータである。即ち、演算素子2のDO端子2eよ り O のデータが送出され、演算素子3のDO端子3 e よ り1のデータが送出される。

【0031】又、演算素子2に設けられるマルチプレクサ57-2には、図21に示すように増子2hには上述した出力データ選択データである0のデータが供給されることより、表1の2段目の、マルチプレクサの欄に示すように0のデータが演算素子2の10増子2fより送出される。

[0032] 3段目には、演算素子5ないし8が配列さ れるが最初に演算素子6ないし8に設けられるインクリ メンタ50の動作について説明する。図22に示すよう に演算業子6のインクリメンタ50-6にはII増子6 c を介して演算業子2のIO端子2fより0のデータが 供給され、演算素子7のインクリメンタ50-7には演 算業子3のIO端子3 f から11端子7 c を介して0の データが供給され、演算素子8のインクリメンタ50-8には演算業子4のIO端子4『からII端子8cを介 して1のデータが供給される。又、演算素子6のICI 塩子6 i を介して演算素子2のIO選子2 f より0のデ ータが供給される。よってインクリメンタ50-6ない し50-8は、図23に示すように3ピットのデータを 処理するインクリメンタとなり、嫡子符号にて説明する と (8 c. 7 c. 6 c) + 6 i の演算、データで説明す ると表1の3段目のインクリメンタの欄に示すように (100) +0の演算を行う。これらのインクリメンタ 50-6ないし50-8から送出されるデータは後述す るフルアダ52へ供給される。

【0033】演算素子5ないし8に投けられるフルアダにおいて、図24に示すように演算素子5のフルアダ55-5には、D1、端子5c及びインバータ54-5を介して1のデータが、D1端子5dを介して被関平数のピットデータであるA4が、DC1端子5aを介して1

10

のデータがそれぞれ供給され、演算素子6ないし8のフ ルアダ52-6ないし52-8には、DI増子6dを介 して被属平数のピットデータであるA3が供給され、上 述したインクリメンタ50-6ないし50-8の出力デ ータである1.0.0のデータがそれぞれインバータ5 1 - 6 ないし5 1 - 8 を介して供給され、演算素子2の DO端子2eから送出されたnのデータが端子7dを介 してそれぞれ供給され、演算素子3のD0境子3eから 送出された1のデータが端子8dを介してそれぞれ供給 される。又、各フルアダ55-5、52-6ないし52 10 - 8の間ではキャリデータの入出が行われる。よって、 フルアダ55-5、52-6ないし52-8は、図25 に示すように4ピットのデータを処理する加算器と考え られ、さらにインバータ51-6ないし51-8、54 - 5を省くと図26に示すように4ピットデータを処理 する減算器と考えることができ、フルアダ55-5、5 2-6ないし52-8は、上述の端子符号で説明すると (8d. 7d. 6d. 5d) - (8f. 7f. 6f. 5 c) の演算、データにて説明すると去1の3段目のフル アダの横に示すように (1010) - (1001) の演 20 耳を実行する。

【0034】該演算の場合、減算は可能であるから、フルアダ52-8が設けられる演算素子8のDCO端子8 bからは1のデータが送出され、この1のデータは開平 数のピットデータQ2となり、表1に示す平方根の側の 3段目に示すようにその値は1となる。さらに、データ キャリー出力データDCOは、出力データ選択データS I及びSI となり、演算素子5ないし8のマルチブレクサ53、56あるいはマルチブレクサ57にそれぞれ 供給される。

【0035】図27に示すように演算素子3に設けられたマルチプレクサ56-5には、フルアダ55-5の出力データであるsum(5)とDI端子5dより被関平数のピットデータA4とが供給され、演算素子6に設けられたマルチプレクサ53-6には、フルアダ52-6の出力データであるsum(6)とDI端子6dより被関平数のピットデータA3とが供給され、演算素子7に設けられたマルチプレクサ53-7には、フルアダ52-7の出力データであるsum(7)と演算素子2のDO端子2eよりデータsum(2)とが供給され、演算素子8に設けられたマルチプレクサ53-8には、フルアダ52-8の出力データであるsum(8)と演算素子3のDO端子3eよりデータsum(3)と演算素子3のDO端子3eよりデータsum(3)とがそれぞれ供給される。

【0036】これらのマルチプレクサ56-5、53-6ないし53-8のS I 増子5 gないし8 gには、出力データ選択データとしてともに1 のデータが供給される。よって、マルチプレクサ56-5、53-6ないし53-8は、図28に示すように4ピットのデータを処理するマルチプレクサと考えられ、該マルチプレクサは(sum(8)ないしsum(5))のデータと、端子8 d、7 d.

6 d. 5 dに供給される (sum(3), sum(2), 1, 0) のデータとのいずれかを出力データ選択データにより選択する。上述したように出力データ選択データは1であることより該マルチプレクサは (sum(8), sum(7), sum(6), sum(5)) のデータを選択する。尚、深算素子8のDO選子は設けられていないので該端子に送出されるsum(8)のデータは出力されず、該マルチプレクサより送出されるデータは表1の3段目のマルチプレクサの欄に示すように001のデータである。即ち、演算素子5のDO選子5 eより1のデータが送出され、演算素子6のDO選子6 eより0のデータが送出され、演算素子7のDO選子7 eより0のデータが送出される。

【0037】又、演算素子5に設けられるマルチプレクサ57-5には、図29に示すように端子5hには上述した出力データ選択データである1のデータが供給されることより、表1の3段目の、マルチプレクサの横に示すように1のデータが演算素子5のIO端子5fより送出される。

【0038】以下同様に8段目に配列される演算素子ま で類に演算が実行される。上記の説明のように本開平器 20 も1段目から8段目にかけて計算が順を追って行なわれ るが、従来の関平器においては上述したように被関平数 の各ピット毎に計算が順を追って実行され各ピットの計 算実行時間は、構成ビットデータの内、1ビットの計算 に最も長くを要する場合を見込み構成部分の動作を制御 している関係上、例えば8ピットからなる数値の計算で は1ピット毎に一律に計算時間を20ナノ秒に設定し動 作制弾しており上記数値の全ピットを計算するためには 160 (=20×8) ナノ秒必要である。一方、本実施 例による講平器では、レジスタやシフタ等の動作制御を 30 要する構成部分が含まれていないので従来例のように 1 ピット当たりの計算時間を設定する必要がない。したが って、8ピットのすべての計算時間について20ナノ砂 を要した場合はともかく、例えば1段目が2ナノ砂、2 段目が4ナノ秒、3段目が6ナノ秒、4段目が10ナノ **秒、5段目が12ナノ秒、6段目が15ナノ秒、7段目** が18ナノ砂、8段目が20ナノ砂にて計算が実行され た場合には合計計算時間は87ナノ秒となるように、通 常各ピットにおいて20ナノ秒より短い時間で計算が終 了するので、本従来例の開平器は従来の開平器に比べ開 40 平計算を格段に高速に処理することができる。又、上述 した隣平器には従来の隣平器のようにレジスタやシフタ が含まれていないのでこれらの動作を制御するための制 選回路を開平器に設ける必要が無いので回路構成を簡素 化することができる。又、被関平数のピット長に合わせ て演算素子数を変化させれば良く任意のピット長の開平 器を容易に構成することができる。

[0039]

【発明の効果】以上詳述したように本発明によれば、演算者子にはレジスタやシフタ等の動作制御を要する業子 50

12 開平数のそ

を含んでいないことより、関平数のそれぞれのビットデータの演算時間について従来技術のように最も長い演算時間を有するビットデータの演算時間に他のすべてのビットデータの演算時間を一様に合わせる必要がなぐ、各ビットデータ無に独自の演算時間にてすべてのビットデータの開平演算を実行することができ、従来の開平器に比べ関平演算処理時間を大幅に短縮することができる。ス、演算素子にはレジスタやシフタ等の動作制御を要する素子を含んでいないので、関平器全体として回路構成が複雑化しない。

【図面の簡単な説明】

- 【図1】 本発明の開平器の一実施例を示すブロック図である。
- 【図2】 図1に示す枠アに対応する部分拡大図である。
- 【図3】 図1に示す枠イに対応する部分拡大図である。
- 【図4】 図1に示す枠ウに対応する部分拡大図である。
- 7 【図 5】 図 1 に示す演算素子の一単位を示す図である。
 - 【図 6】 図 5 に示す演算素子の構成を示すブロック図である。
 - 【図7】 図1に示す演算素子の一単位を示す図である。
 - 【図8】 図7に示す该算素子の構成を示すブロック図である。
 - 【図9】 演算素子1に設けられるフルアダを示すプロック図である。
- Ø 【図10】 図9に示すフルアダの動作を説明するためのフルアダのブロック図である。
 - 【図11】 演算素子1に設けられるマルチプレクサを示すプロック図である。
 - 【図12】 図11に示すマルチプレクサの動作を説明するためのマルチプレクサのブロック図である。
 - 【図13】 演算素子1に設けられる他のマルチプレクサを示すプロック図である。
 - 【図14】 演算業子3及び4に設けられるインクリメンタの構成を示すプロック図である。
- (0 【図15】 図14に示すインクリメンタの動作を説明するためのインクリメンタのプロック図である。
 - 【図16】 演算素子2ないしょに設けられるフルアダ の構成を示すブロック図である。
 - 【図17】 図16に示すフルアダの動作を説明するためのフルアダのブロック図である。
 - [図18] 図16に示すフルアダの動作を説明するためのフルアダのブロック図である。
 - 【図19】 演算素子2ないしょに設けられるマルチプレクサの構成を示すプロック図である。
 - 【図20】 図19に示すマルチプレクサの動作を説明

[図11]

[図9]

するためのマルチプレクサのブロック図である。

【図21】 演算素子2に設けられる他のマルチプレク サの構成を示すプロック図である。

【図22】 演算素子6ないし8に設けられるインクリ メンタの構成を示すプロック図である。

【図23】 図22に示すインクリメンタの動作を説明 するためのインクリメンタのブロック図である。

【図24】 演算者子5ないし8に設けられるフルアダ の構成を示すプロック図である。

【図25】 図24に示すフルアダの動作を説明するた 10 1ないし43…演算素子。 カのフルアダのブロック図である。

【図26】 図24に示すフルアダの動作を説明するた めのフルアダのブロック図である。

【図27】 演算業子5ないし8に設けられるマルチブ レクサの構成を示すプロック図である。

【図28】 図27に示すマルチプレクサの動作を説研 するためのマルチプレクサのブロック図である。

【図29】 演算素子5に設けられる他のマルチプレク サの構成を示すプロック図である。

【符号の説明】

